PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-098159

(43) Date of publication of application: 09.04.1999

(51)Int.CI.

H04L 12/40

(21)Application number: 09-268251

(71)Applicant: NEC CORP

(22)Date of filing:


16.09.1997

(72)Inventor: SAITO TOMOKI

(54) TRANSMISSION AND RECEPTION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To transfer a signal from a bus arbitration circuit and a signal from other transceiver circuit to a transceiver circuit whose operating speed is slow even in the case that maximum operating speeds of a plurality of transceiver circuits in IEEE1394 physical layer circuits differ in an IEEE1394 serial bus. SOLUTION: A bus arbitration circuit 1 reads information to decide an operating speed of a transceiver circuit from a register circuit 4 to adjust operating speeds of a plurality of transceiver circuits 10, 11, 20. The register circuit 4 is provided with a speed setting circuit to write a setting value of the operating speed externally to make operating speeds of pluralities of transceiver circuits 10, 11, 20 whose transmission speeds differ in matching with each other.



LEGAL STATUS

[Date of request for examination]

16.09.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-98159

(43)公開日 平成11年(1999)4月9日

(51) Int.Cl.⁶

H04L 12/40

識別記号

FΙ

H04L 11/00

320

審査請求 有 請求項の数5 FD (全 10 頁)

(21)出願番号

(22)出願日

特願平9-268251

平成9年(1997)9月16日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 斉藤 朝樹

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 鈴木 康夫 (外1名)

(54) 【発明の名称】 送受信回路

(57)【要約】

【課題】 IBEE1394シリアルバスにおいて、IBEE1394物 理層回路中の複数のトランシーバ回路の最大動作速度が異なる場合にも、動作速度が遅いトランシーバ回路へバス調停回路からの信号及び他のトランシーバ回路からの信号を伝達できるようにする。

【解決手段】 バス調停回路1は、トランシーバ回路の動作速度を決定する情報をレジスタ回路4から読み込み複数のトランシーバ回路10、11、20の動作速度を調整する。レジスタ回路4には、外部から動作速度の設定値を書き込むための速度設定回路を設けることにより、伝送速度の異なる複数のトランシーバ回路の動作速度を一致させる。



1

【特許請求の範囲】

【請求項1】 複数の伝送速度に対応する1394 シリアルバスノードの送受信回路であって、複数の伝送路を終端する複数のトランシーバと、前記複数のトランシーバに対するバス調停機能を有するバス調停回路と、前記バス調停回路の動作条件を決定するレジスタ回路と、前記複数のトランシーバの最高動作速度を記述する前記レジスタ回路中のレジスタ領域に外部から指定値を書き込むための速度設定回路とを備えることを特徴とする送受信回路。

【請求項2】 前記速度設定回路は前記トランシーバ内 に配置されることを特徴とする請求項1記載の送受信回 路。

【請求項3】 前記複数のトランシーバのうち2つ以上のトランシーバに前記速度設定回路が配置され、前記複数の速度設定回路の出力値の大小を判別し、前記複数の速度設定回路の出力値の中で送受信回路における動作速度が最も遅くなる出力値を選択し、前記レジスタ回路中の前記レジスタ領域に指定値として書き込むための大小判別回路を備えることを特徴とする請求項2記載の送受信回路。

【請求項4】 同一の伝送路符号を用いるトランシーバ 回路が接続される第1の内部バスと、他の伝送路符号を 用いるトランシーバ回路が接続される第2の内部バス と、第1及び第2の内部バスの間に接続されデータの入 出力を行う伝送路符号変換回路とを備えることを特徴と する請求項1、2又は3記載の送受信回路。

【請求項5】 前記伝送路符号変換回路はトランシーバ間の信号のリピータ機能を有することを特徴とする請求項4記載の送受信回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パーソナルコンピュータやその周辺機器、Audio/Visual機器を接続することが可能なシリアルバスであって、IEEE発行," IEEE St andard for a High Performance Serial Bus", -IEEE Std. 1394-1995」という。)により標準化された高速シリアルバス(「1394シリアルバス」という。)において用いられる送受信回路に関する。

[0002]

【従来の技術】パーソナルコンピュータと、プリンタ、ハードディスク、イメージスキャナ等の周辺機器、ディジタルカメラなどの映像機器及びオーディオ機器(このような端末機器を「ノード」という。)間において制御信号又は主信号を転送するために、1394シリアルバスを使用したノード(「1394シリアルバスノード」という。)により構成するネットワークが考えられている。【0003】図7は、従来の物理層回路の一例であり、IEEE Std. 1394-1995 p. 92に記載された物理層回路

(「1394物理層回路」という。)の構造を模式的に示す ものである。

【0004】同図において、1394物理層回路は、3つのIEEE Std 1394-1995規格のトランシーバ回路(「1394メタルトランシーバ回路」という。)10、11、12と、DS-Link Encoder/Decoder回路2と、リンク層インターフェース回路3と、バス調停回路1と、レジスタ回路4とから構成される。

【0005】1394メタルトランシーバ回路10、11、 0 12は、各々、他のノードと2対のケーブルを用いて主信号信号と制御信号の受け渡しを行う。

【0006】DS-Link Encoder/Decoder回路2は、上位層であるリンク層からのデータ信号をバス上で送出及び受信するためにDS-link方式により変復調を行う。DS-link変調とは、データ信号とクロック信号の排他的論理和をストローブ(strobe)信号とし、データ(Data)信号とストローブ(Strobe)信号を2対の伝送路を用いて送信する変調方法である。

【 0 0 0 7 】リンク層インターフェース回路 3 は、上位 7 層であるリンク層とのデータ信号と制御信号の受け渡し を行う回路である。

【0008】バス調停回路1は、1394物理層回路の動作のための諸設定及び1394シリアルバス上へのデータ信号及び制御信号の送出のタイミングを制御する。このバス調停回路1には、1394物理層回路が動作する条件が記述されたレジスタ回路4が接続されており、1394物理層回路はこのレジスタ回路4に記述された条件に従って動作する。

【0009】レジスタ回路4は、通常、上位層であるリルク層から制御され、レジスタ回路4の読み込み、書き換えはリンク層からリンク層インタフェース回路3を介して行われる。

【0010】図8は、レジスタ回路4の記述内容であり、IEEE Std. 1394-1995 p.341に記載されたレジスタマップを示す。レジスタマップの情報の書き換えは、IEEE Std. 1394-1995規格によると、リンク層からの制御によってのみ書き換えが可能となっている。このレジスタマップ中、0010番地の下位2ビットの[SPD]領域に1394物理層回路の最高動作速度が記述されている。IEEE Std. 1394-1995規格では、1394物理層回路の最高動作速度の規格は100Mbps(「S100」という。)、200Mbps(「S200」という。)、400Mbps(「S400」という。)の3種類が規定されており、1394物理層回路の性能によって選択される。

【0011】レジスタマップ内の[SPD]領域の値と動作 速度との関係は、(00)とS100、(01)とS200及び(10)とS4 00が対応している。例えば、[SPD]領域が(01)に設定さ れると、自ノードでの処理可能な最高速度の示す制御信 号を、自ノードの1394メタルトランシーバに接続されて 50 いる対向ノードへ送出し、その対向ノードから送出され 3

る信号の最高速度はS200となる。

【0012】このように、従来の1394物理層回路は、その回路配置されたレジスタ回路中のレジスタマップの[SPD]領域によってその処理可能な動作速度が制限され、且つその設定の変更はリンク層からの制御によってのみ可能となっていた。

[0013]

【発明が解決しようとする課題】従来の1394物理層回路は、その回路内にある全での1394メタルトランシーパ回路が同一の速度で動作することを前提としている。そのため、1394物理層回路内の全ての1394メタルトランシーバ回路は、各々の1394メタルトランシーパ回路に接続される全ての対向ノードに、自分自身の最高処理速度として、レジスタ中の[SPD]領域で設定された値を通知し、どの対向ノードととも同一の速度でデータ転送ができるように整合をとっている。

【0014】しかしながら、図9に示すように、1394物 理層回路内部の複数のトランシーバ回路のうち少なくと も1つ以上を、例えば、IEEE Std. 1394-1995規格のノ ード間において伝送距離の拡張用として、Plastic Opti cal Fiber(POF)やUnshieldedTwist Pair(UTP) cableを 用いて伝送するように、1394メタルトランシーパを光ト ランシーバやUTPトランシーバに置き換えた場合("Dra ft of Long Distance1394(100m) Physical Layer As a Response to DAVIC's CFP8 Section 4.1.3.3The A20 R eference Point, Home Network.", DAVIC(Digital Aud io-Visual Council)'s 8th Call For Proposals CFP8_ 011に記載されている。)、同一の1394物理層回路内 で、各トランシーバの最高動作速度に違いが生じること がある。具体的には、元々の1394メタルトランシーバ回 路10の最高動作速度がS200であり、光トランシーバ回 路20やUTPトランシーバ回路の最高動作速度がS100と いう場合が相当する。

【0015】従来は、IEEE Std. 1394-1995規格に従い、1394メタルトランシーバ回路10の最高動作速度に併せてレジスタ回路のレジスタマップ中の[SPD]領域の値が設定されている。そのため、1394メタルトランシーバ回路10は、対向ノードに対して自ノードの最高処理速度はS200を通知し、結果として対向ノードからS200の速度の信号が送られてくる。

【0016】この1394物理層回路が、S200の速度の信号を1394メタルトランシーバ10から受信し、S100の速度しか動作できない光トランシーバ20に送出するようなリピータ動作をする時、光トランシーバ20にS200の信号が入力されてしまい、その処理速度不足により正常な送信ができず、また光トランシーバ20に接続された対向の光トランシーバも正常な受信ができないという問題が生じる。

【0017】 (発明の目的) 本発明は、上記課題を解決 するために、1394物理層回路内に構成される複数のトラ 50 ンシーバ回路の各々最高動作速度が異なる場合においても、あるトランシーパ回路に接続された対向ノードから送られてくるデータ信号を、最高動作速度が異なる自ノードの別のトランシーバに接続された対向ノードへ転送することを可能とする送受信回路を提供することを目的とする。

[0018]

【課題を解決するための手段】上記の目的を達成するために、本発明の第1の送受信回路は、1394物理層回路にあるレジスタ回路のレジスタマップ内の[SPD]領域の値を外部から設定可能とする端子と、[SPD]領域への設定値を与える速度設定回路を有する。

【0019】本発明の第2の送受信回路は、レジスタ回路のレジスタマップ中の[SPD]領域の値を外部から設定可能とする端子と、[SPD]領域への設定値を与える速度設定回路を内部に持つトランシーバ回路を有する。

【0020】本発明の第3の送受信回路は、複数のトランシーバが[SPD]領域への設定値を与える速度設定回路を有し、これら複数の速度設定回路出力の大小関係を判別し、動作速度として最も小さい値を選択し、[SPD]領域にその値を書き込むための大小判別回路を有する。

【0021】(作用)1394物理層回路におけるバス動作速度の設定値を外部から設定することを可能とし、送受信回路に異なるトランシーバを使用する場合、動作速度を前記トランシーバ回路のうちで最も処理速度が遅いトランシーバの速度に一致させ、対向ノードにも自ノードの最高処理速度として前記処理速度を通知する。

[0022]

【発明の実施形態】本発明の実施の形態の送受信回路に 7 ついて図面を参照して説明する。

【0023】<実施の形態1>図1は、本発明の第1の 実施の形態の送受信回路を示すブロック図である。同図 において、送受信回路は、2つの1394メタルトランシー バ回路10、11、1つの光トランシーバ回路20、DS -Link Encoder/Decoder回路2、バス調停回路1、レジ スタ回路4及び速度設定回路5とから構成される。

【0024】2つの1394メタルトランシーバ回路10、 11は、DS-Link Encoder/Decoder回路2のEncoder出力 とDecoder入力とバス接続され、DS-Link Encoder/Decod 40 er回路2とデータの入出力を行う機能と、バス調停回路 1に接続され制御信号の入出力を行う機能と、ケーブル を媒体に対向ノードとデータ信号及び制御信号の送受信 を行う機能とを有する。

【0025】光トランシーパ回路20は、 DS-Link Enc oder/Decoder回路2のDecoder出力及びEncoder入力と接続され、データ信号の入出力を行う機能と、パス調停回路1に接続され制御信号の入出力を行う機能と、光ファイバを媒体に対向ノードとデータ信号及び制御信号の送受信を行う機能とを有する。

0 【0026】DS-Link Encoder/Decoder回路2は、光ト

ランシーバ回路20からのデータをData-Strobe信号に 変換し、バス接続された2つの1394メタルトランシーバ 回路10、11に出力し、逆に2つのバス接続された2 つの1394メタルトランシーバ回路10、11からのData -Strobe信号をデコードし、光トランシーバ回路20に 出力する。

【0027】パス調停回路1は、2つの1394メタルトラ ンシーパ回路10、11と光トランシーパ回路20に接 続され、この3つのトランシーバ回路の信号の入出力を 制御する。また、自ノードの設定情報(最大動作速度な ど)を各々のトランシーバ回路に転送する。

【0028】レジスタ回路4は、図8に示すようなレジ スタマップを有しており、バス調停回路1に接続され、 バス調停回路1から設定値を読み込まれる。また、レジ スタ回路4の[SPD]領域は、速度設定回路5に接続され

【0029】図2は、速度設定回路5の構成を示す図で ある。同図において、速度設定回路5はバイアス電源1 00に接続された2つのスイッチ101、102を備え ている。この2つのスイッチ101、102の出力ポー トはレジスタ回路4の[SPD]領域に接続されている。2 つの出力ポートは、スイッチの切り替えにより、それぞ れ独立に論理的なHigh(1)とLow(0)の2値信号を出力す る。

【0030】次に、本発明の第1の実施の形態の動作を 説明する。

【0031】図3は、レジスタ回路4のレジスタマップ 中の[SPD]領域の設定値と本発明の送受信回路の動作速 度の関係を示す図である。レジスタマップ中の[SPD]領 域の設定値として、2つの1394メタルトランシーバ回路 10、11と光トランシーバ回路20の動作速度のうち 遅い方の動作速度が選択される。例えば、1394メタルト ランシーバ回路10、11はS200の動作が可能であり、 光トランシーパ回路 2 0 はS100のみの動作が可能な場合 は、送受信回路の動作速度をS100に制限するため速度設 定回路5の出力ポートは(00)に設定される。結果とし て、レジスタ回路4のレジスタマップ中の[SPD]領域が (00)に設定される。

【0032】バス調停回路1は、この[SPD]領域を読み 込み、2つの1394メタルトランシーバ回路10、11と 光トランシーバ回路20及びその各々に接続される対向 ノードに自ノードの動作速度がS100であることを通知す る。これによって、1394メタルトランシーバ回路10、 11に接続された対向ノードは、このノードに対してS1 00の速度でデータを転送し、DS-Link Encoder/Decode回 路2を経由して、光トランシーバ回路20から別の対向 ノードへ同じくS100の速度でデータを転送し、データの リピータ動作を完了する。

【0033】速度設定回路5の出力ポートの設定は、13

バ回路20の動作速度に応じて適宜変更することができ る。例えば、1394メタルトランシーバ回路10、11の 最大動作速度がS400であり、光トランシーバ回路20の 最大速度がS200の場合は、送受信回路がS200で動作する ように速度設定回路5の出力ポートを(01)に設定すれば 良い。また、1394メタルトランシーバ回路及び光トラン シーバ回路の動作速度が共にS200と同一速度の場合は、 速度設定回路出力は(01)に設定すれば良い。

【0034】トランシーバ回路としては、本実施の形態 10 の1394メタルトランシーバ回路や光トランシーバ回路の 他に、Unshielded Twist Pair (UTP) Cable伝送用のUTP トランシーパ回路、他の媒体を伝送路とするトランシー バ回路など、トランシーバ回路としての機能を備えるも のであれば何れでも使用することができる。また、光ト ランシーパとしては、石英系の光ファイバ伝送用の光ト ランシーバ回路でも、Plastic Optical Fiber(POF)伝送 用の光トランシーバでもよいことは明かである。

【0035】<実施の形態2>図4は、本発明の第2の 実施の形態の送受信回路を示すプロック図である。同図 において、送受信回路は、2つの1394メタルトランシー バ回路10、11、1つの光トランシーバ回路20、DS -Link Encoder/Decoder回路 2、バス調停回路 1、 レジ スタ回路4及び速度設定回路5から構成される。

【0036】各回路の機能と接続関係は、速度設定回路 5が光トランシーバ回路20内部に配置されていること を除いて、図1に示された本発明の第1の実施の形態と 同じである。

【0037】レジスタ回路4は、図8に示すようなレジ スタマップを有しており、パス制御回路1に接続され、 バス制御回路1から設定値を読み込まれる。また、レジ スタ回路4の[SPD]領域アドレスは、速度設定回路5を 有する光トランシーパ回路20に接続されている。光ト ランシーバ回路20内部に配置された速度設定回路5の 出力は、2つのポートを有し、論理的なHigh(1)とLow (0)の2値信号を出力する。

【0038】次に、本発明の第2の実施の形態の動作を 説明する。

【0039】光トランシーバ回路20内の速度設定回路 5の出力値は、予め光トランシーバ回路 20の最大動作 速度に設定される。例えば、光トランシーバ回路20の 最高動作速度がS100の場合、図3のレジスタ内の[SPD] 領域設定値と動作速度の関係から速度設定回路5は(00) という値を出力する。この出力値がレジスタの[SPD]領 域の設定値として設定される。

【0040】バス調停回路1は、レジスタ回路4の[SP D]領域の設定値を読み込み、2つの1394メタルトランシ 一バ回路10、11と光トランシーバ回路20及びその 各々に接続される対向ノードに対して、自ノードの動作 速度がS100であることを通知する。1394メタルトランシ 94メタルトランシーバ回路10、11及び光トランシー 50 ーバ回路10、11に接続された対向ノードは、このノ

ードに対してS100の速度でデータを転送し、DS-Link En coder/Decode回路2を経由して、光トランシーパ回路2 Oから別の対向ノードへ同じくS100の速度でデータを転 送し、データのリピータ動作を完了する。

【0041】本実施の形態においても、1394トランシー バ回路の最大動作速度がS400であり、光トランシーバ回 路の最大速度がS200の場合は、送受信回路がS200で動作 するように速度設定回路出力を(01)に設定する。また、 1394トランシーバ回路及び光トランシーバ回路の動作速 度が共にS200の場合は、速度設定回路出力を(01)に設定 する。

【0042】本実施の形態においては、動作速度の遅い 光トランシーバ回路自体に速度設定回路を備えており、 当該光トランシーバ回路を使用する際にレジスタ回路 4 の[SPD]領域とが接続され自動的に最適な速度の設定が 行われる。

【0043】<実施の形態3>図5は、本発明の第3の 実施の形態の送受信回路を示すプロック図である。同図 において、送受信回路は、2つの1394メタルトランシー バ回路10、11、2つの光トランシーバ回路20、2 20 1、DS-Link Encoder/Decoder回路2、バス調停回路 1、レジスタ回路4、速度設定回路5-1、5-2及び大小 判別回路6から構成される。

【0044】2つの1394メタルトランシーバ回路10、 11は、DS-Link Encoder/Decoder回路2のEncoder出力 及びDecoder入力とバス接続され、 DS-Link Encoder/De coder回路2とデータの入出力を行う機能と、バス調停 回路1に接続され制御信号の入出力を行う機能と、ケー ブルを媒体として対向ノードとデータ信号及び制御信号 の送受信を行う機能を有する。

【0045】2つの光トランシーバ回路20、21は、 DS-Link Encoder/Decoder回路 2のDecoder出力及びEnc oder入力とバス接続されデータ信号の入出力を行う機能 と、バス調停回路1に接続され制御信号の入出力を行う 機能と、光ファイバを媒体として対向ノードとデータ信 号及び制御信号の送受信を行う機能を有する。また、そ れぞれの光トランシーバ回路20、21には、速度設定 回路5-1、5-2が内部に配置されている。

【0046】DS-Link Encoder/Decoder回路2は、2つ の光トランシーバ回路20、21からのデータをData-S trobe信号に変換し、パス状に接続された2つの1394メ タルトランシーバ回路10、11に出力し、逆にバス接 続された2つの1394メタルトランシーバ回路10、11 からのData-Strobe信号をデコードし、2つの光トラン シーバ回路20、21に出力する。

【0047】パス調停回路1は、2つの1394メタルトラ ンシーバ回路10、11と2つの光トランシーバ回路2 0、21と接続され、この4つのトランシーバ回路の信 号の入出力を制御する。また、自ノードの設定情報(最 シーパ回路各々に接続される対向ノードに設定情報を転 送する。

【0048】レジスタ回路4は、図8に示すようなアド レスマップを有しており、パス調停回路1に接続され、 バス調停回路1から設定値を読み込まれる。

【0049】2つの速度設定回路5-1、5-2は、図2に 示されているような2つのポートを有し、論理的なHigh (1)とLow(0)の2値信号を出力する。

【0050】大小判別回路6は、光トランシーバ回路2 0、21内部に配置された速度設定回路5-1、5-2の出 力から、2つの設定値の大小を判別し、その結果をレジ スタ回路4の[SPD]領域アドレスに出力する。

【0051】次に、本発明の第3の実施の形態の動作を 説明する。

【0052】図3は、レジスタ回路4のアドレスマップ 中の[SPD]領域の設定値と本発明の送受信回路の動作速 度の関係を示す図である。この[SPD]領域の設定値とし て、2つの光トランシーバ回路20、21の動作速度の 遅い方の設定値が選択される。

【0053】例えば、 光トランシーバ回路20はS200 の動作が可能であり、光トランシーバ回路21はS100の みの動作が可能な場合を考える。この場合、送受信回路 の動作速度をS100に制限する。光トランシーバ回路20 の動作速度はS200であるため、内蔵された速度設定回路 5-1の2つのポートの出力値は、図3より(01)に設定さ れている。一方、光トランシーパ回路21の動作速度は S100であるため、内蔵された速度設定回路5-2の2つの ポートの出力値は、図3より(00)に設定されている。こ の2つの速度設定回路5-1、5-1の出力は、大小判別回 30 路6で大小判別され、動作速度が遅い方の値のS100に対 応する(00)が選択され、この結果、レジスタ回路4のレ ジスタマップ中の[SPD]領域が(00)に設定される。

【0054】図6は、大小判別回路6の論理動作を表す 図である。速度設定回路 5-1、5-2の出力の組み合わせ に対し、常に各光トランシーバ回路の動作速度の遅い方 に対応する出力が選択される。

【0055】バス調停回路1はこの[SPD]領域を読み込 み、2つの1394トランシーパ回路10、11と2つの光 トランシーバ回路20、21の各々に接続される対向ノ ードに自ノードの動作速度がS100であることを通知す る。1394メタルトランシーバ回路10、11に接続され た対向ノードは、このノードにS100の速度でデータを転 送し、DS-Link Encoder/Decoder回路2を経由して、光 トランシーバ回路20、21からその対向ノードへ同じ くS100の速度でデータを転送し、データのリピータ動作 を完了する。

【0056】なお、光トランシーバ回路20の最大速度 がS400(内蔵されている速度設定回路出力が(10))であ り、光トランシーバ回路 2 1 の最大速度がS200(内蔵さ 大動作速度など)をトランシーバ回路に転送し、トラン 50 れている速度設定回路出力が(01))の場合は、大小判別 9

回路6は、2つの光トランシーバ回路20、21の遅い方の動作速度に対応する(01)を選択して速度設定回路へ出力し送受信回路はS200で動作する。また、光トランシーバ回路20、21の動作速度が共にS400の場合は、大小判別回路6は(10)が選択し送受信回路はS400で動作する。

[0057]

【発明の効果】本発明の送受信回路によれば、複数の伝送路を終端する複数のトランシーバの最高動作速度を記述するレジスタ領域に対し、外部から指定値を書き込む 10 ための速度設定回路を備えているので、異なる動作速度をもつ複数のトランシーバが接続された場合においても、トランシーバ間のデータ転送における動作速度の調整を任意に行うことができ、リピータ動作等を支障なく行うことが可能である。

【0058】また、トランシーバ内にその動作速度を設定できる速度設定回路を搭載することにより、当該トランシーバの置き換えによる動作速度の設定の変更操作を不要とすることが可能である。


【0059】さらに、複数のトランシーバの速度設定値 20 の大小を判別しその最小設定値を出力する大小判別回路を備えることにより、速度設定回路を搭載したトランシーバの複数を置き換えた場合においても、最も動作速度が遅い設定値が自動に選択することを可能とし、動作速度の設定が簡便に行える。

【0060】本発明によれば、光トランシーバ等のノード間の伝送距離の拡張等に好適なトランシーバを使用することが可能となる。

[0061]

【図面の簡単な説明】

【図2】



10 【図1】本発明の第1の実施の形態の送受信回路を示す ブロック図である。

【図2】第1の実施の形態の速度設定回路の構成を示す ブロック図である。

【図3】レジスタマップ中の[SPD]領域の設定値と本発明の送受信回路の動作速度の関係を表す図である。

【図4】第2の実施の形態の送受信回路を示すプロック 図である。

【図5】第3の実施の形態の送受信回路を示すプロック 10 図である。

【図6】第3の実施の形態の大小判別回路の論理動作を 表す図である。

【図7】従来の1394物理層回路を示す図である。

【図8】従来の1394物理層回路及び本発明の送受信回路中にあるレジスターマップを示す図である。

【図9】従来の1394物理層回路中のトランシーバの一部を光トランシーバ回路に置き換えた送受信回路を示すブロック図である。

【符号の説明】

20 1 バス調停回路

2 DS-Link Encoder/Decoder回路

3 リンク層インターフェース回路

4 レジスタ回路

5、5-1、5-2 速度設定回路

6 大小判別回路

30

10、11 1394メタルトランシーバ回路


20、21 光トランシーバ回路

100 バイアス電源

101、102 スイッチ

【図3】

[SPD] 領	速度		
0	0	8100	
0	1	9200	
1	0	S 4 0 0	
1 ·	1	未定藏	





【図6】

速度設定 回路5-1出力	速度設定 回路5-2出力	大小判別回路6出力		
	0.0	00		
0 0	01	0.0		
	1 0	0.0		
0 1	. 00	. 00		
	0 1	Q 1		
	10	0 1		
10	0.0	0.0		
	0.1	01		
	1 0	10		

【図8】

Address	Contents									
	0	1	2	3	4	5	6	7		
0000	Physical-ID						R	PS		
0001	RHB	IBR	Gep-count.							
0010	SI	o.	E		#Ports					
0011	AStat0		BStat0		Оно	ConO	Reserved			
0100	ASt	et1	BStati		Ch1	Con1	Reserved			





[図5]

